Отдельное кэширование кода и данных скооперировано по двухстраничной схеме; каждая страница разделена на строчки по 32 б. Для каждого кэша предусмотрен специальный ассоциативный буфер трансляции « преображения » адресов « Translation Lookaside Buffer — TLB », созданный для преображения линейных адресов в физические адреса памяти. Кэш-память может работать как в режиме сквозной записи, так и в двунаправленном режиме, т. е. с построчным опросом. Производительность процессора в двунаправленном... read more
